Utilização de metodologias standard para verificação de circuitos digitais implementados em FPGA.
O participante neste projeto irá fazer um estudo de metodologias de verificação para acelerar os testes/validação no desenvolvimento de FPGAs.
Pretende-se ter um conjunto de testes que possam ser reutilizados na validação de novos blocos desenvolvidos em VHDL e acelerar o processo de testes de recessão.
Conectividade
Se acha que tem as competências necessárias para trabalhar connosco neste projeto, por favor contacte-nos para genius@inova-ria.pt.